-
La forma consiste en un bloque con dos hileras paralelas de pines, la cantidad de éstos depende de cada circuito.
-
tienen un diseño mucho más adecuado para circuitos con un alto número de patas
-
consiste en un circuito impreso en el que se montan varios chips de memoria RAM,con una disposición de pines correlativa
-
formato para módulos de memoria RAM que consisten en placas de circuito impreso sobre las que se montan los integrados de memoria DRAM. Estos módulos se inserta en zócalos sobre la placa base. Los contactos en ambas caras están interconectados, esta es la mayor diferencia respecto de sus sucesores los DIMM
-
Ocupado en la actualidad en PCs de escritorio.
Se trata de un pequeño circuito impreso que contiene chips de memoria y se conecta directamente en ranuras de la placa base. -
Estos primeros módulos DIMM de memoria DRAM tuvieron la misma frecuencia del bus de las líneas de datos, dirección y control.
El refresco puede inferir con los ciclos de acceso a la memoria. -
Son módulos de memoria RAM compuestos por memorias sincrónicas (SDRAM), disponibles en encapsulado DIMM, que permite la transferencia de datos por dos canales distintos simultáneamente en un mismo ciclo de reloj.
-
El consumo de energía y el voltaje de DDR3 es menor que la DDR2 de la misma velocidad.
-
Ocupados en notebooks.
Una memoria de acceso aleatorio frecuencia de reloj de 133 MHz 256 MB CMOS doble velocidad de datos Ciclo Rápido (DDR RAM) SODIMM® módulo fue desarrollado para una aplicación de telecomunicaciones de gama alta. Con el fin de proporcionar una interconexión de alta velocidad entre un módulo de memoria FCRAM a un PCBA, una alta velocidad y el zócalo SODIMM paso pequeño(fino) fue diseñado. -
De forma teórica, se multiplica la velocidad de datos por el número de canales presentes.
Existe diversas configuraciones multicanal:
Doble (Dual-channel architecture)
Triple (Triple-channel architecture)
Cuádruple (Quadruple-channel architecture) -
Para que la computadora pueda funcionar en Dual Channel, por ejemplo, se debe tener dos módulos de memoria de la misma capacidad, velocidad y tipo DDR, DDR2 o DDR3 (ya que no es posible usarlo en SDR) en los zócalos correspondientes de la placa base, y el chipset de la placa base debe soportar dicha tecnología.
-
En la actualidad el doble canal comienza a ser desplazado por el uso de canales triples e incluso cuádruples con el advenimiento de la memoria DDR3 y la arquitectura de los procesadores i7 Intel
-
Velocidades de transferencia que oscilan entre 2133 MT/s (millones de transferencias por segundo) y 4266 MT/s (en comparación DDR3 sólo admite 800-2133 MT/s.
Utiliza menos energía: 1,2 voltios en comparación con 1.65 voltios a DDR3. -
- Estos primeros módulos DIMM de memoria DRAM tuvieron la misma frecuencia del bus de las líneas de datos, dirección y control.
-
Memoria volátil basada en semiconductores.
Cada celda utiliza 6 o más transistores para almacenar un bit de información.
Mientras los transistores estén alimentados mantienen la información indefinidamente. -
Lectura en SRAM
Colocar dirección del dato a leer en el bus de direcciones.
Activar CS (chip select) para indicar que vamos a ocupar este chip.
Desactivar OE (output enable negado) para indicarle a la SRAM que se va a leer el dato (OE no se muestra en el diagrama anterior).
La memoria coloca el dato en el pin Data Out -
Escritura en SRAM
Colocar dirección donde se escribirá en el bus de direcciones
Colocar bit a escribir en Data In
Activar CS
Activar WE (write enable) para indicarle a la SRAM que se escribirá -
Tipo de EEPROM que es borrada y programada en bloques grandes
Basada en semiconductores -
Memoria volátil basada en semiconductores y condensadores Celda compuesta por un transistor y un condensador
Condensador almacena la información como carga
Es necesario un circuito que refresque la carga actual
Las hace más lentas que las SRAM. Un solo transistor celdas de mucho menor tamaño que SRAM
Mayor densidad y menor costo. Usualmente usada como memoria principal -
La dirección de la fila se coloca en los pines de dirección a través del bus de dirección. Se activa la señal de control RAS (Row Address Selector) haciendo que la dirección recibida se almacene en el latch de dirección de fila El decodificador de fila, selecciona la fila correspondiente a la dirección recibida Se desactiva el WE para indicar que no se va a escribir (o sea, que si se va a leer)
-
Para la misma capacidad, requiere de la mitad de entradas de dirección que una SRAM
Para leer se envía primero una mitad de la dirección (la fila) en el siguiente ciclo la segunda (la columna)
Se ocupan señales de control especiales que indican si se está accediendo a la fila o la columna (CAS y RAS) -
Síncrona (SDRAM)
Responde ante señales de control lo más rápido posible
Asíncrona (ADRAM)
Espera la señal del reloj (clock) antes de responder a señales de control. -
NOR flash:
Basada en compuertas NOR
Permite acceso aleatorio (RAM)
Tiempos elevados de escritura y borrado -
NAND flash:
Basada en compuertas NAND
No permite acceso aleatorio, sólo por bloques
Menores tiempos de escritura y borrado
Menor tamaño de celdas, menor costo/bit que NOR -