-
Memoria RAM Dinamica de Acceso Sicrino de Tasa de Datos Simple. Este tipo de memoria se conecta al reloj del sistema y esta diseñada para ser capaz de leer o escribir a un ciclo de reloj por acceso, es decir, sin estados de espera intermedios
-
Evoluciona de la Fast Page; permite empezar a introducion nuevos datos mientras los anteriores estan saliendo.
-
Lee los datos en rafagas, lo que significa que una vez que se accede a un dato de una posicion determinada de memoria se leen los tres siguientes datos en un solo ciclo del reloj por cada uno de ellos, reduciendo los tiempos de espera de un procesador.
-
Permite la transferencia de datos por dos canales distintos simultáneamente en un mismo ciclo de reloj. Los módulos DDRs soportan una capacidad máxima de 1 GB.
